Senior Staff Hardware Verification Engineer (H/F)
Localisation : France, Montigny
Arteris connecte l’innovation
Arteris permet aux équipes d’ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d’intégrer les systèmes sur puce (SoC) qui alimentent les technologies d’aujourd’hui et de demain.
Si vous avez utilisé un smartphone, conduit une voiture électrique ou allumé une télévision intelligente, vous avez déjà été en contact avec une technologie à laquelle Arteris contribue. Et si ce n’est pas entre vos mains, elle est probablement dans un drone, un satellite ou dans le cloud d’un centre de données.
Votre rôle en tant que Senior Staff Hardware Verification Engineer
En tant que Senior Staff Hardware Verification Engineer, vous serez responsable de la vérification d’une IP et/ou d’un système hautement configurable et complexe, en autonomie, selon les méthodologies de vérification en vigueur.
Vous interviendrez sur des environnements techniques exigeants et participerez activement à l’amélioration continue des flux et méthodologies de vérification.
Responsabilités principales
-
Analyser les spécifications d’architecture
-
Proposer, estimer et implémenter une stratégie de validation des nouvelles fonctionnalités dans un système complet selon la méthodologie UVM
-
Étendre les suites de tests et définir de nouvelles configurations pour valider les nouvelles fonctionnalités
-
Mettre à jour le moteur de génération de testbench afin de supporter les nouvelles fonctionnalités ou les dernières versions de VIP, simulateurs et outils de compilation
-
Monitorer les régressions, déboguer les tests et automatiser le reporting des métriques de couverture (code et fonctionnelle)
-
Assurer le support et la résolution des tickets internes et clients (remontés par les AEs)
-
Améliorer l’environnement de vérification : flux, process, performances
Qualifications requises
-
8 à 12 ans (ou plus) d’expérience en conception et vérification de circuits digitaux
-
Expertise en création et débogage de bancs de tests RTL utilisant la méthodologie UVM
-
Expérience d’intégration de VIP fournis par des tiers pour vérification au niveau unité et système
-
Expérience avec les protocoles Arm AMBA
-
Solides compétences en programmation matérielle (SystemVerilog) et logicielle (Python, Java, Scala, C++, JavaScript)
-
Expérience dans l’amélioration des flux de vérification
-
Master / Bac +5 ou Doctorat en électronique, informatique ou domaine connexe
-
Français et anglais courants
Rémunération
Salaire de base : 55 000 € – 75 000 € brut annuel, selon expérience et qualifications.
À propos d’Arteris
Arteris est un leader mondial des System IP permettant d’accélérer le développement des systèmes sur puce (SoC). Ses solutions Network-on-Chip (NoC) et ses technologies d’automatisation d’intégration SoC améliorent les performances, réduisent la consommation énergétique et accélèrent la mise sur le marché.
Avec plus de 300 collaborateurs dans le monde et un siège en Silicon Valley, Arteris est un catalyseur d’innovation pour les startups comme pour les leaders technologiques mondiaux.
En savoir plus : www.arteris.com
Senior Staff Hardware Verification Engineer
Location: France, Montigny
Arteris connects innovation
Arteris enables engineering and design teams at the world’s most transformative companies to connect and integrate the system-on-chips (SoCs) that fuel today’s and tomorrow’s technologies.
If you’ve held a smartphone, driven an electric car, or powered up a smart TV, you’ve experienced what we do at Arteris. And when it’s not in your hands, it’s likely flying overhead in a drone, orbiting in a satellite, or running in the cloud of a data center.
What You’ll Do as a Senior Staff Hardware Verification Engineer
As a Senior Staff Hardware Verification Engineer, you will be responsible for verifying highly configurable and complex IP and/or systems autonomously, following established verification methodologies.
You will work in demanding technical environments and actively contribute to continuous improvements in verification flows and processes.
Key Responsibilities
-
Analyze architecture specifications
-
Propose, estimate, and implement validation strategies for new features within a complete system using the UVM methodology
-
Extend test suites and define new configurations to validate new functionalities
-
Update testbench generation engines to support new features or latest VIP, simulator, and compilation tool versions
-
Monitor regressions, debug tests, and automate coverage reporting (code and functional)
-
Provide support and resolve internal and customer tickets (reported by AEs)
-
Improve the verification environment: flow, process, and performance
What You Bring
Required Qualifications
-
8 - 12+ years of experience in digital circuit design and verification
-
Strong expertise in RTL testbench creation and debugging using UVM
-
Experience integrating vendor-supplied VIPs for unit and system-level verification
-
Experience with Arm AMBA protocols
-
Solid knowledge of hardware programming (SystemVerilog) and software programming (Python, Java, Scala, C++, JavaScript)
-
Experience improving verification workflows
-
Master’s degree or PhD in Engineering or Computer Science
-
Fluent in French and English
Compensation
Base salary between €55,000 and €75,000 per year, depending on experience and qualifications.
About Arteris
Arteris is a leading provider of system IP accelerating system-on-chip (SoC) development across today’s electronic systems. Arteris’ Network-on-Chip (NoC) interconnect IP and SoC integration automation technologies improve performance, reduce power consumption, and speed time to market.
With over 300 employees worldwide and headquarters in Silicon Valley, Arteris is a catalyst for SoC innovation, serving startups and global technology leaders alike.
Learn more at www.arteris.com
